板也變得越來越復雜，更多的部件被放置在較小的區(qū)域。

據(jù)來自Mentor Graphics圖形，層數(shù)保持不變，在過去的五年中，但面積下降了近第三，密度上升了25分。

有更多的功能集成在硅片上，信號和電源完整性更多的電阻和電容是必需的，導致更大的板堵塞。

那么什么是好的PCB設(shè)計呢？

“這完全取決于當事者的角度。通常，PCB設(shè)計師，或躺外，和管理團隊將采取反對立場，”David Wiens建議，業(yè)務(wù)發(fā)展經(jīng)理，Mentor Graphics”。傳統(tǒng)上，PCB設(shè)計人員往往更關(guān)注“藝術(shù)品”比其可制造性或性能。相比之下，管理層將重點放在設(shè)計是否達到了預期的成本，和如何快速地進入生產(chǎn)。他們的重點是完全的表現(xiàn)?！?/trans>

PCB設(shè)計師今天最大的挑戰(zhàn)是他們現(xiàn)在要考慮多個變量的性能問題：信號或功率信號完整性；可制造性；成本。

“所有這些問題都將限制沖突和設(shè)計師。今天，他們不得不接受的設(shè)計權(quán)衡的存在和必須解決的。它也需要驅(qū)動更多的驗證到設(shè)計過程中，這意味著更多的虛擬–而不是物理–原型評估選項，”威恩斯建議。

有一點是肯定的：PCB設(shè)計會越來越簡單，任何時間很快。

“隨著設(shè)計變得越來越復雜，所以那些做布局必須改變，“相信威恩斯”。這并不是說，經(jīng)典的布局設(shè)計，不具備應(yīng)對挑戰(zhàn)，但他們一定要能“加緊向板和評估不同的變量需要在現(xiàn)代板設(shè)計方面考慮合適的技能?！?/trans>

Wien說，功率和熱管理是至關(guān)重要的，，都被發(fā)展硅驅(qū)動。

“從ICS獲得低功耗，設(shè)計師創(chuàng)建和使用更多的分化電壓軌。PCB十到十五年前，IC可能最多有4個電壓軌。設(shè)計師將短在一起的PCB，因此運行一個或兩個電壓軌在什么本質(zhì)上是一個干凈的PCB層。這樣的設(shè)計可以支持目前的收益和有效的權(quán)力分配一個清晰的路徑。

“今天，你必須與在硅這意味著像25電壓軌的PCB達50電壓軌的設(shè)計工作。在頂層BGA可導致，反過來，我們所稱的“瑞士奶酪”的創(chuàng)造效應(yīng)–扇風，導致破碎的PCB和分配權(quán)力妥協(xié)的結(jié)果的能力。這是一個大問題?！?/trans>

最佳實踐是存在的，但將取決于所使用的電壓，公差要求和板的幾何。

“八年前，沒有人對PCB板的動力分析。今天，超過85%的設(shè)計不僅解決了電源完整性、信號完整性和可制造性的同時，“威恩斯說。”最簡單的解決方式是通過分析。”

展望未來，PCB設(shè)計者將不僅推動公差，而且?guī)缀螒?yīng)用。

“在過去，不同的配置采用不同板；今天，大多數(shù)的布局看起來一樣。設(shè)計師是混合動力和信號分配–板布局是交織在一起的。從制造的角度來看，這不是一個問題。你把一塊銅和簡單的黑客入侵了信號和電源。

“隨著現(xiàn)代PCB設(shè)計的大問題是熱管理，”威恩斯說。

“設(shè)計采用多軌在高電流操作，所以他們越來越熱。你要看董事會和考慮什么技術(shù)來更好的進行熱。你需要考慮的“陰影”；多芯片旁邊另一個板上的相互影響。熱條件會在電源和信號完整性設(shè)計的影響方面扮演著至關(guān)重要的角色。”

根據(jù)威恩斯的說法，模擬提供了機會，以更好地考慮這些問題。

“那你想想所有這些事情的同時并沒有在隔離是很重要的。

“這就是被稱為“連續(xù)推左'，這是驅(qū)動的決策過程進一步進入設(shè)計階段之前，你真的有一個物理設(shè)計，”威恩斯解釋說。

在設(shè)計過程中，虛擬樣機技術(shù)將使早期驗證和支持改進的權(quán)衡分析制造過程效率更高。

作為板布局變得更加復雜，所以分配變得更加重要和更明顯的好處，虛擬樣機。

“添加RF的傳統(tǒng)劃分問題和你面對重要的形式因素的問題，”威恩斯解釋說?！币磺卸紨D到相同的板，你必須創(chuàng)建有效的屏蔽模式，不僅在相同的板，而且在板和墻之間的電路使用。虛擬樣機技術(shù)是解決在設(shè)計過程中早期的關(guān)鍵。”

一系列的工具來解決用戶的需求，從企業(yè)層面，典型的信號完整性大的全球團隊，熱管理和機械專家，下至者社區(qū)。

“理論上，一支二十可以設(shè)計更快速地完成，”威恩斯說，“但有太多的人工作在一個設(shè)計會引起問題，所以工具的應(yīng)用將支持整個企業(yè)的協(xié)作改善，”威恩斯說。

Mentor Graphics開發(fā)Xpedition包積分器，一個單一的工具，匯聚了集成電路設(shè)計、包裝設(shè)計、PCB布局來滿足這一需求。

“我們的新工具，是建立在一個虛擬的模具模型的概念，是用來提供IC封裝的優(yōu)化設(shè)計來減少PCB層和優(yōu)化路徑，減少互連封裝基板和印刷電路板的成本，”威恩斯解釋道。

該工具提供了使用標準的數(shù)據(jù)交換格式設(shè)計全過程的自動化控制，采用硬件描述語言，表格和圖形的原理提供跨域引腳映射和系統(tǒng)級的跨域邏輯驗證。

設(shè)計集成工具提供了一種用于BGA球圖規(guī)劃和優(yōu)化基于一種“智能”概念正式銷流程，通過用戶定義的規(guī)則。

深圳市銘華航電SMT貼片加工認為，先進的包裝技術(shù)–如TSV，多芯片模塊和非常高的器件引腳數(shù)–創(chuàng)造了顛覆性的技術(shù)，而設(shè)計的不同域之間的數(shù)據(jù)傳輸，傳統(tǒng)上一直使用微軟Excel電子表格，開始打破。

“今天，設(shè)計原型系統(tǒng)幾乎與信號/電源完整性分析，模擬和先進的全板尺檢查，熱模擬減少昂貴的，費時的物理樣機的周期，”威恩斯的結(jié)論。